| ブロック図（クリックで拡大） |
|---|
 |
概要
Extensible FPGA Framework(EFW)は、HiTech Global HTG-K816 PCIe FPGAモジュールに関する物理インターフェースコンポーネントをターゲットにしたモジュール、デバイスドライバおよびAPIを含む検証済みのソリューションを開発者に提供します。
このフレームワークによって、開発者はIPコア統合、インターフェース検証およびファームウェア開発といった時間のかかる開発フェイズをスキップすることが可能となり、数ヶ月の開発とデバッグ期間を短縮することができます。
■Key Framework Features
- 1G/10G/40G Ethernet開発向けの統合されたハードウェア検証済みのソリューション
- HTG-K816モジュールをターゲットにしたDMAコントローラ、Ethernet MAC and PCS、PCIeアプリケーションインターフェース、AXI4インターコネクタ、DDR4とFlashのメモリコントローラのシステムビルディングブロック
- フレームワークにバンドルされているもの：
- 全てのモデル: x4/x8 PCIe Gen3 PCIeアプリケーションインターフェース、memory mappedインターフェースのためのAXI4-Lite master/arbiter, in-systemフラッシュプログラミングのためのField Upgradeable (FUp)コントローラおよびI2Cコントローラ
- 選択オプション: GiGE, low latency 10G, ultra-low latency 10Gもしくは40G Ethernetとペアになっている高性能（最大64Gbps）マルチチャンネルDMAコントローラについての合成可能なバイナリとフルシミュレーション ライブラリ
Frameworkにバンドルされる内容
|
Framework Bundled Content
|
Framework Type
|
Required
Z-RAY Modules |
|||
|
Base
|
1G
|
10G
|
40G
|
||
|
Linux device drivers and APIs (Source)
|
●
|
●
|
●
|
●
|
|
|
x4/x8 PCIe Gen3 PCIe hard IP based PCIe application interface and arbiter (Verilog)
|
●
|
●
|
●
|
●
|
|
|
AXI4-Lite Master and Arbiter with 32-bit control plane for registers accesses (Verilog)
|
●
|
●
|
●
|
●
|
|
|
32-bit AXI4-Lite Slave for integrating user blocks (Verilog)
|
●
|
●
|
●
|
●
|
|
|
G18 Flash controller for in-system field upgrades (Fup) (Netlist)
|
●
|
●
|
●
|
●
|
|
|
I2C Controllers (Netlist)
|
●
|
●
|
●
|
●
|
|
|
Targeted DDR4 controllers with AXI4 wrapper (Verilog)
|
●
|
●
|
●
|
●
|
|
|
128-Bit 8-channel PCIe RapidDMA with x4 Gen3 PCIe Endpoint (Netlist)
|
●
|
●
|
|||
|
256-Bit 8-channel PCIe RapidDMA with x8 Gen3 PCIe Endpoint (Netlist)
|
●
|
||||
|
GiGE MAC with 1000Base-X Interface (Netlist)
|
●
|
●
|
●
|
ZR-X3SFP+
|
|
|
Low and Ultra-Low Latency10G Ethernet, 32-bit data path (Netlist) Latency optimized for financial market applications
|
●
|
ZR-X3SFP+
|
|||
|
40G Ethernet, 128-bit data path (Netlist)
Area optimized for low resource utilization |
●
|
ZR-X2QSFP+
|
|||
Productivity Features
PCI Bus Interface and Management: HTG-K816のx4 Gen3とx8 Gen3 PCIeインターフェースに対する完全なPCIeソリューションです。フレームワークは最大2つのアプリケーション側インターフェース、Non-DMA (single read/write)操作に対する32-bit AXI4-Lite準拠のレジスタアクセスインターフェースおよびDMA操作に対する256/128-bit AXI-4 streaming準拠のインターフェースを実装します。
Parameterized AXI4-Lite Inter-connect: レジスタアクセスに対して、ソースコード（Verilog）内でMaster, ArbiterおよびSlaveを使用する完全で十分にパラメータ化された32-bit AXI4-Lite inter-connect
High Performance PCIe DMA: 高性能で低レイテンシなホストとモジュールとの間のデータ転送のための、AXI4準拠ユーザーインターフェースを使用した256-bit and 128-bit data path@250MHz(最大64Gbps/32Gbps)、マルチチャンネルscatter-gather RapidDMA IPです。LegacyとMSI interruptメカニズムの両方をサポートしています。
Ethernet Solution from GiGE to 40Gbps: GiGE、最適なレイテンシの10Gbpsと40Gbps Ethernetソリューションを使用するHTG-K816がターゲットとなる完全に検証済みのEthernetインターフェースです。Ethernetの物理インターフェースにはHiTech Global社のHTG-ZR-X3SFP+とHTG-ZR-X2QSFP+ Z-RAYモジュールを使用します。GUIインターフェースを介した迅速なインターフェース検証のためのBasic L2パケット生成器とチェッカ(netlist)が含まれています。
BPI Flash Upgrade through PCIe: 非常に高速なPCIeインターフェースを介したHTG-K816上の並列Flashメモリへのプログラムと消去を行います。統合FUpコントローラによりPCIeを介してユーザデザインのフィールドアップデートを可能にします。
Device Drivers: DMA, レジスタアクセスおよびインタラプトに関するソースコード内の64-bit Linuxデバイスドライバ
APIs: C言語 (ソースコード） 関数ライブラリと、ソースコード内のDMA、 レジスタアクセスおよびインタラプトのテスト例
GUI Interface: 全てのEFWコンポーネントの制御とコンフィグレーションのためのGUIアプリケーション（Linuxのみ）
注文情報
| 種類 | 型番 |
|---|---|
| Base (No Ethernet/DMA) | HTK-EFW-K816-Base |
| GigE Ethernet | HTK-EFW-K816-1G |
| Low Latency 10G Ethernet | HTK-EFW-K816-10G |
| Ultra-Low Latency 10G | HTK-EFW-K816-10GU |
